第30卷第6期東南大學(xué)學(xué)報(bào)(自然科學(xué)版)Vol.30 No.62000年11月JOURNAL OF SOUTHEAST UNIVERSIIY (.Natural Science Edition)Nov.2000基于IP的設(shè)計(jì)方法韓奇梁宇魏同立鄭茳賈煒(東南大學(xué)微電了中心,南京210096)(摩托羅拉蘇州設(shè)計(jì)中心.蘇州215011)摘要為了增強(qiáng)IP模塊的可重用性,需要建立統(tǒng)一有效的基于IP的設(shè)計(jì)方法以及工業(yè)界廣泛采用的重用標(biāo)準(zhǔn),開發(fā)基于IP的設(shè)計(jì)工具,建立統(tǒng)一的內(nèi)部設(shè)計(jì)環(huán)境，開發(fā)大量的高質(zhì)量的IP并建立便于存取的IP庫(kù),提高設(shè)計(jì)抽象程度.研究基于IP的系統(tǒng)設(shè)計(jì)方法.關(guān)鍵詞可重用; P;設(shè)計(jì)方法分類號(hào)'1N47隨著集成電路工藝的發(fā)展,IC規(guī)模越來越大,復(fù)雜度越米越高;同時(shí),競(jìng)爭(zhēng)的加刷要求對(duì)市場(chǎng)具有快速的反應(yīng)能力,縮短產(chǎn)品開發(fā)周期.但設(shè)計(jì)能力的提高卻嚴(yán)重滯后于半導(dǎo)體工藝的發(fā)展.兩者的平均增長(zhǎng)率分別為28%和58%.為解決這一矛盾,必領(lǐng)提高設(shè)計(jì)人員的設(shè)計(jì)能.力.其中,設(shè)計(jì)數(shù)據(jù)和知識(shí)的重用是解決問題的關(guān)鍵.設(shè)計(jì)重用具有重要的價(jià)值.早期數(shù)字電子中的標(biāo)準(zhǔn)組件、PCB標(biāo)準(zhǔn)硬件單元等都采用了重用方法.片L系統(tǒng)的興起使電子工業(yè)對(duì)設(shè)計(jì)的可重用性表現(xiàn)出高度的興趣.開發(fā)和利用具有知識(shí)產(chǎn)權(quán)(IP)的功能塊是片上系統(tǒng)設(shè)計(jì)的重要手段,此方法重用設(shè)計(jì)思想、設(shè)計(jì)知識(shí)、已有的設(shè)計(jì),可極大降低設(shè)計(jì)成木,縮短設(shè)計(jì)周期.然而,日前高效率的高性能可重用IP模塊的設(shè)計(jì)方法和支持相關(guān)進(jìn)程的工具都很缺乏,這些阻礙了軟IP的重用以及SoC設(shè)計(jì)能力的提高.面對(duì)片上系統(tǒng)設(shè)計(jì)所需IP的廣闊市場(chǎng)前景,系統(tǒng)集成、硬件生產(chǎn)、FDA工具開發(fā)商及其新興的IP模塊開發(fā)商都將目光集中到可重用IP模塊的設(shè)計(jì)方法研究.設(shè)計(jì)標(biāo)準(zhǔn)的制定以及設(shè)計(jì)工幾、設(shè)計(jì)環(huán)境和IP模塊庫(kù)的開發(fā)上.本文從IP標(biāo)準(zhǔn)制定、IP開發(fā)策略、IP模塊的設(shè)計(jì)、IP庫(kù)的開發(fā)組織、系統(tǒng)設(shè)計(jì)等多方面對(duì)基于IP模塊的可重用設(shè)計(jì)方法進(jìn)行了分析研究.1IP標(biāo)準(zhǔn)制定為確保IP的高度可重用性,應(yīng)建立統(tǒng)一的、廣泛采用的IP設(shè)計(jì)及集成可重用標(biāo)準(zhǔn).幫助定義IP流不同設(shè)計(jì)階段的接口,混合匹配不同中國(guó)煤化工成以實(shí)現(xiàn)相應(yīng)的功能并滿足約束條件.叮重用標(biāo)準(zhǔn)是快速有效MHCNMHG許多大公司建立了公司內(nèi)部重用標(biāo)準(zhǔn),如厚兒以山以出工川山小沈則2以及摩托羅收稿日期2000-01-23.第- 作者;男.1971 年生,博上研究生.第6期韓奇等:基于 IP的設(shè)計(jì)方法137拉實(shí)際設(shè)計(jì)經(jīng)驗(yàn).按照VSLA和IEEE標(biāo)準(zhǔn)的組織形式,制定了半導(dǎo)體重用標(biāo)準(zhǔn)(SRS)'.SRS覆.蓋了11個(gè)領(lǐng)城,并首先公布5其中4個(gè)標(biāo)準(zhǔn).結(jié)合使用IP接口標(biāo)準(zhǔn)、IP模塊的交付標(biāo)準(zhǔn)和HDL編碼標(biāo)準(zhǔn),可使IP開發(fā)者創(chuàng)建的軟IP與摩托羅拉體系結(jié)構(gòu)相兼容.隨著SOC集成能力的提高.能夠提供給客戶完全的SOC解決方案的公司較少,多數(shù)采用混合使用公司內(nèi)部和外部的P模塊的方法以加快產(chǎn)品的開發(fā).1996年9月,多家公司建立開放的聯(lián)合體VSLA( Virtual Souxket Interface Aliance)" ,開發(fā)或建議使用重用規(guī)范,以支持工業(yè)界對(duì)設(shè)計(jì)可重用的需求. VSIA 主要定義、開發(fā)、確認(rèn)、測(cè)試并促進(jìn)與數(shù)據(jù)格式、測(cè)試方法和接1I相關(guān)的開放規(guī)范,以便于系統(tǒng)開發(fā)和設(shè)計(jì)中不同來源的IP的混合匹配與重用.符合重用標(biāo)準(zhǔn)的設(shè)計(jì)模塊可以減少新系統(tǒng)開發(fā)的工作量,因此廣泛的工業(yè)界IP重用標(biāo)準(zhǔn)的建立和實(shí)現(xiàn)對(duì)IP提供者和系統(tǒng)開發(fā)者都很關(guān)鍵.這些標(biāo)準(zhǔn)隨著工業(yè)的發(fā)展和設(shè)計(jì)方法的改變而需要不斷地更新.2IP開發(fā)策略片上系統(tǒng)由若干大型預(yù)設(shè)計(jì)、預(yù)驗(yàn)證的可重用核加上一些專用的模塊組成.片上系統(tǒng)的產(chǎn)品設(shè)計(jì)可分為系統(tǒng)設(shè)計(jì)和IP模塊設(shè)計(jì)兩部分.確定SOC方案首先要很好解市場(chǎng)的需要,在項(xiàng)目開始之前標(biāo)識(shí)所需的IP, 檢查庫(kù)中是否已有，如沒有則根據(jù)公司的IP發(fā)展戰(zhàn)略及叮得的商品IP特性成本評(píng)估決定是創(chuàng)建還是購(gòu)買.應(yīng)盡早進(jìn)行IP市場(chǎng)需求的預(yù)測(cè)，其目的是在系統(tǒng)集成時(shí)IP已經(jīng)及時(shí)放入庫(kù)中,減少集成時(shí)間.根據(jù)發(fā)展戰(zhàn)略不同,IP半導(dǎo)體公司分為2類3:商品IP設(shè)計(jì)公司和基于體系結(jié)構(gòu)的IP設(shè)計(jì)公司.基于標(biāo)準(zhǔn)的商品IP公司屬于服務(wù)性行業(yè).它們主要為系統(tǒng)集成提供通用或?qū)Ｓ玫目芍赜肐P模塊.基于休系結(jié)構(gòu)的IP公司則希望其半導(dǎo)體產(chǎn)品開發(fā)在某一領(lǐng)域建立長(zhǎng)期的領(lǐng)導(dǎo).地位.對(duì)IP商業(yè)價(jià)值進(jìn)行估計(jì)的基礎(chǔ)是建立IP的商業(yè)模型,并對(duì)設(shè)計(jì)和購(gòu)買成本進(jìn)行評(píng)估.IP設(shè)計(jì)需要增加額外的時(shí)間和成本.它包括創(chuàng)建成本、維護(hù)成本、重用成本.高質(zhì)量的叮重用IP設(shè)計(jì)所需工作量為一-般設(shè)計(jì)的2.5倍[4].購(gòu)買成本是使用IP所需繳納的費(fèi)用.它勺使用的次數(shù)有關(guān).成本估算還應(yīng)考慮集成人員對(duì)IP的學(xué)J成本,以及縮短設(shè)計(jì)周期可能帶來的市場(chǎng)占有率.此外還要對(duì)商品IP 進(jìn)行技術(shù)分析,考慮它的功能、特性、面積、交付件的質(zhì)量、可配置性等是否滿足系統(tǒng)需要以及是否易于集成.3IP設(shè)計(jì)IP通常被分為3種:軟IP,固IP,硬IP.軟IP為可綜合的HDL描述,其靈活性大,與j具體實(shí)現(xiàn)T.藝尤關(guān),可預(yù)測(cè)性差，難于重用.硬IP已優(yōu)化映射為特定的工藝庫(kù).可預(yù)測(cè)性好,但缺乏靈活性和可重用性.硬IP重用已成為現(xiàn)實(shí),相應(yīng)的方法都已存在.而軟IP由于其最終性能取次于使用者采用的綜合、布局.布線等技術(shù),其關(guān)鍋中國(guó)煤化工此需要提供易于使用和集成的廣泛的IP解決方案,以滿足IP模:MYHC NMH Gt于兩者之間,其Motomnla lue. Motorola scniconductor rease xtanrlards. ht://ol.-s. en/.1999-11- 12VSI Aliance. htp:/www. vsi.ong, 19912-26138東南大學(xué)學(xué)報(bào)(自然科學(xué)版)第30卷特性估計(jì)比較精確.因?yàn)楣蘄P經(jīng)過了平面布局,其特性和面積已進(jìn)行了結(jié)構(gòu)和拓?fù)浣Y(jié)構(gòu)優(yōu)化.IP和S0C的設(shè)計(jì)流程如圖1、圖2所示,其每一步驟均需經(jīng)過驗(yàn)證根據(jù)IP的硬度,IP的設(shè)計(jì):流程有所不同.IP設(shè)計(jì)要求有好的塊邊界定義、統(tǒng)一CAD流程、相同的設(shè)計(jì)數(shù)據(jù)組織、標(biāo)準(zhǔn)的基于塊的設(shè)計(jì)方法，隨著重用方法的成熟,還需要開發(fā)大量新穎的基于IP的相應(yīng)的設(shè)計(jì)工具和集成環(huán)境，以提高設(shè)計(jì)能力，實(shí)現(xiàn)設(shè)計(jì)流程的自動(dòng)化.公司內(nèi)部應(yīng)建立可重用的設(shè)計(jì)環(huán)境,采用統(tǒng)-一的重用標(biāo)準(zhǔn)和相同的設(shè)計(jì)流程,以便于管理所有的EDA工具及其產(chǎn)生的數(shù)據(jù),提高公司內(nèi)部的IP設(shè)計(jì)的可重用性.系統(tǒng)規(guī)范IP規(guī)范算法設(shè)計(jì)十RIL設(shè)計(jì)↓系統(tǒng)劃分綜合二平面規(guī)劃硬件設(shè)計(jì)軟件設(shè)計(jì)布局規(guī)劃▼系統(tǒng)集成系統(tǒng)驗(yàn)證圖1IP設(shè)計(jì)流程圖2 SOC 設(shè)計(jì)流程在利用IP塊集成系統(tǒng)時(shí),IP的質(zhì)量是最重要的因素. IP必須是可重用可再定向、可配置和可升級(jí)的.P不僅是RTL級(jí)的描述或布圖，也包括如何實(shí)現(xiàn)、確認(rèn)、集成并驗(yàn)證它.高質(zhì)量設(shè)計(jì)需要好的HDL編碼測(cè)試計(jì)劃和文檔.當(dāng)IP開發(fā)到RTL級(jí)時(shí),確信編碼的質(zhì)量是必須的.綜合約束應(yīng)可與多個(gè)庫(kù)兼容,測(cè)試臺(tái)應(yīng)獨(dú)立,文檔應(yīng)包含IP用戶所需的全部信息.IP模塊的建模對(duì)RTL的可重用、可綜合性有重大影響.標(biāo)準(zhǔn)化、結(jié)構(gòu)化、模塊化、參數(shù)化是IP模型的常用方法.可升級(jí)的IP提供了便利的功能修改方法,以滿足用戶需要.但H前VHD)I,.和Verilog語育不能提供管理模塊整體體系結(jié)構(gòu)和功能的可升級(jí)能力。抽象模型使IP塊的可重用和體系結(jié)構(gòu)的開發(fā)更容易、更有效.將面向?qū)ο蟮募夹g(shù)引入硬件設(shè)計(jì)5.6,如開發(fā)適用IP的類的方法，可使IP模塊模型易處理、易構(gòu)造.嵌入式系統(tǒng)復(fù)雜度的提高及產(chǎn)品系列的快速開發(fā)要求提高軟件使用水平.因此設(shè)計(jì)者不僅需要開發(fā)硬件IP,還要加強(qiáng)可重用的軟件IP中國(guó)煤化工和無關(guān)兩種類型.與硬件相關(guān)的軟件IP常用匯編語言編寫,對(duì)特!件無關(guān)的軟件IP:TYHCNMHG常用C語言編寫,可重用性好.設(shè)計(jì)者可針對(duì)不........9..發(fā)適當(dāng)類型的軟件IP.第6期韓奇等:基于IP的設(shè)計(jì)方法1394 IP庫(kù)的建立真正實(shí)現(xiàn)設(shè)i計(jì)的可重用,不僅需要標(biāo)準(zhǔn)有效的IP設(shè)計(jì)方法、相應(yīng)的設(shè)計(jì)工具和集成環(huán)境以及大量高質(zhì)量的可重用IP模塊,還需要建立便于存取的IP庫(kù)[7-9].IP設(shè)計(jì)完成后,所有放人IP中的IP模塊都必須經(jīng)過接口化,產(chǎn)生所需的可視信息并符合命名標(biāo)準(zhǔn).可視信息包括時(shí)序信息、已編譯的模擬模型以及其它一些文件.摩托羅拉的IP塊交.付件標(biāo)準(zhǔn)給出了所需信息的完整列表.然后檢查所產(chǎn)生的信息是否滿足重用標(biāo)準(zhǔn)以及信息之間、信息與上具、庫(kù)和硬件平臺(tái)之間的兼容性.經(jīng)過驗(yàn)證之后,符合要求的IP 放人IP庫(kù)中.P庫(kù)應(yīng)擁有大量高質(zhì)量的可重用IP模塊，并建立可在全球范圍快速搜尋、評(píng)估、選擇可重用IP模塊的網(wǎng)絡(luò)系統(tǒng)['0i.為建立統(tǒng)..庫(kù)的數(shù)據(jù)組織管理方法,庫(kù)結(jié)構(gòu)應(yīng)與設(shè)計(jì)結(jié)構(gòu)相同,所有的設(shè)計(jì)數(shù)據(jù)組織也應(yīng)相同，以達(dá)到各種不同類型的IP的信息的共享.利用IP交付件,并根據(jù)應(yīng)用范圍、關(guān)健特征以及面向?qū)ο蠹夹g(shù)等對(duì)IP進(jìn)行分類,建立穩(wěn)定的分類方案.將可獲得的IP及其描述信息放人相應(yīng)的數(shù)據(jù)庫(kù)中,以便于用戶檢索.描述信息可分為靜態(tài)信息和動(dòng)態(tài)信.息.靜態(tài)信息對(duì)所有IP是必須的和強(qiáng)制性的,如IP的名稱、功能描述等;動(dòng)態(tài)信息則包括目標(biāo)庫(kù)、重用的次數(shù)等. IP的數(shù)據(jù)庫(kù)應(yīng)可以動(dòng)態(tài)地改進(jìn),這樣易于維護(hù). IP庫(kù)- .般建立客戶服務(wù)器結(jié)構(gòu),由一個(gè)集中式IP數(shù)據(jù)管理服務(wù)器和多個(gè)由分布式IP提供者局部管理的服務(wù)器構(gòu)成.IP提供者可上載、維護(hù)IP數(shù)據(jù),定義IP 的特性,確保相關(guān)信息可得. IP用戶叮搜索、選擇并下載所需的IP數(shù)據(jù).IP庫(kù)的構(gòu)建基于網(wǎng)絡(luò)信息共享,需要保護(hù)知識(shí)產(chǎn)權(quán).保護(hù)技術(shù)可分為末動(dòng)和被動(dòng)兩種".傳統(tǒng)保護(hù)利用法律手段,如專利和版權(quán)watemarking 為IP保護(hù)協(xié)議(川",可嵌人設(shè)計(jì)作為設(shè)計(jì)整體的-.部分而不影響功能,難以檢查和去除,需要進(jìn)一步開發(fā).主動(dòng)的保護(hù)方法,如采用密碼術(shù)和被編譯的模型,使客戶不需存取源模型就可以用黑盒進(jìn)行系統(tǒng)設(shè)計(jì).5基于IP的系統(tǒng)設(shè)計(jì)隨著芯片密度的增大.傳統(tǒng)的基于HDI,的RTL/C設(shè)計(jì)方法限制了設(shè)計(jì)的重用和更新.不能滿足快速變化的市場(chǎng)需求.基于IP的SOC設(shè)計(jì)方法成為近年的研究熱點(diǎn).該方法在設(shè)計(jì)周期的早期開發(fā)系統(tǒng)解決方案.重用IP模塊將它們集成以滿足特定的系統(tǒng)規(guī)范,如圖2所示.其設(shè)計(jì)過程可分為4個(gè)基本步驟(2:高層系統(tǒng)設(shè)計(jì),IP創(chuàng)建,IP集成和SOC驗(yàn)證.1)高層系統(tǒng)設(shè)計(jì) 高層系統(tǒng)設(shè)計(jì)包括系統(tǒng)規(guī)范、算法設(shè)計(jì)和體系結(jié)構(gòu)設(shè)計(jì).首先建立系統(tǒng)需求、功能規(guī)范,然后開發(fā)相應(yīng)的算法和體系結(jié)構(gòu),建立詳細(xì)的功能、特性和結(jié)構(gòu)模型.系統(tǒng)規(guī)范得到細(xì)化,成為需求、功能規(guī)范和系統(tǒng)體系結(jié)構(gòu)規(guī)范的組臺(tái).現(xiàn)有兒種常用的系統(tǒng)級(jí)描述語言,如C/C++ , HDL( VHDL, Verilog), JAVA等(13-17]. 應(yīng)建立形式化的系統(tǒng)級(jí)描述語言,使高層系統(tǒng)設(shè)計(jì)可執(zhí)行.目前國(guó)際上正在拓展系統(tǒng)級(jí)描述語言的功能，以提高設(shè)計(jì)的可重用性,例如將面向刈象的中國(guó)煤化工設(shè)計(jì)者必須仔細(xì)考慮系統(tǒng)體系結(jié)構(gòu)10-22]決易于集成.基于CNMHG核的嵌人式系統(tǒng)設(shè)計(jì)和公用的總線結(jié)構(gòu)22]1確?！箁伏狀問的思舊，假明」IP 的重用.當(dāng)IP的重用變得簡(jiǎn)單時(shí),可進(jìn)-一步開發(fā)芯片體系結(jié)構(gòu)的可重用性[191.常用基于平臺(tái)的體系結(jié)構(gòu)開.發(fā)產(chǎn)品系列.衍生產(chǎn)品采用相同的處理器內(nèi)核和通訊總線,并可根據(jù)用戶需要,選擇不同的外東南大學(xué)學(xué)報(bào)(自然科學(xué)版)第30卷設(shè)和加速硬件.或改變軟件.現(xiàn)在,算法和體系結(jié)構(gòu)的設(shè)計(jì)實(shí)現(xiàn)多為人工完成,不能從系統(tǒng)規(guī)范產(chǎn)生叮預(yù)測(cè)、可重復(fù)的結(jié)果.需要開發(fā)新的基于應(yīng)用的基于體系結(jié)構(gòu)的設(shè)計(jì)方法和設(shè)計(jì)工具以有效開發(fā)、比較、優(yōu)化系統(tǒng)實(shí)現(xiàn)方案,實(shí)現(xiàn)系統(tǒng)級(jí)描述語言和綜合工具、驗(yàn)證工具之間的連接,完成從規(guī)范到實(shí)現(xiàn)及系統(tǒng)模型驗(yàn)證的全過程.2) IP設(shè)計(jì)當(dāng)系統(tǒng)規(guī)范確定后 ,組成系統(tǒng)的宏模塊被進(jìn)-步劃分為子模塊,并制定子模塊規(guī)范.設(shè)計(jì)者通過IP庫(kù)搜索是否有符合規(guī)范的子模塊.如有則調(diào)入系統(tǒng)設(shè)計(jì)的集成環(huán)境進(jìn).行集成,如沒有則根據(jù)公可的戰(zhàn)略決策和對(duì)外部IP進(jìn)行的搜索評(píng)估,決定是創(chuàng)建還是購(gòu)頭.IP設(shè)計(jì)者應(yīng)在設(shè)計(jì)流程早期決定IP類型,因?yàn)橛睮P不僅僅是軟或固IP設(shè)計(jì)流程簡(jiǎn)單的拓展,設(shè)計(jì)者在設(shè)計(jì)的物理約束階段就需要決定是否采用硬IP重用設(shè)計(jì)流程.3)IP集成系統(tǒng)設(shè)計(jì)周期占主導(dǎo)地位的是IP集成時(shí)間,而不是IP組件設(shè)計(jì)時(shí)間.需要開發(fā)相應(yīng)的IP集成方法、1具和環(huán)境,以簡(jiǎn)化IP模塊的重用,提高SOC設(shè)計(jì)的效率.網(wǎng)絡(luò)的發(fā).展,不僅可以通過網(wǎng)絡(luò)共享信息,還可以執(zhí)行設(shè)計(jì)的關(guān)鍵任務(wù).例如，采用并行、分布式系統(tǒng)設(shè)計(jì)技術(shù),在多臺(tái)機(jī)器上同時(shí)進(jìn)行P的集成和模擬驗(yàn)證[2].P集成者搜索并選擇所需的IP 模塊,混合、匹配以重用這些來自多個(gè)提供商的P模塊.成功的IP集成需要每一IP模塊適當(dāng)?shù)南鄳?yīng)信息,這樣P集成者可專注于設(shè)計(jì)問題.影響IP選擇最關(guān)鍵的因素是文檔質(zhì)量、所選驗(yàn)證環(huán)境的能力和P可重用性記錄.如果IP交付信息符合交付標(biāo)準(zhǔn),IP模塊的混合、匹配相對(duì)簡(jiǎn)單,但無法混合、匹配不同處理器子系統(tǒng)的應(yīng)用軟件IP.P需要客戶化以滿足應(yīng)用[241.客戶化包括IP選項(xiàng)的選擇,IP間接口的建立.只有提供給客戶抽象且精確的模型,才叮能選擇出最適宜的參數(shù).接口綜合技術(shù)(25-261 自動(dòng)產(chǎn)生IP間的連接邏輯,使IP能與系統(tǒng)其它部分一起正常工作.這需要在功能級(jí)建立硬軟件驅(qū)動(dòng)器、操作系統(tǒng)和應(yīng)用軟件接口,以使標(biāo)準(zhǔn)總線成為基于IP設(shè)計(jì)方法的主干.4) SOC驗(yàn)證面對(duì)驗(yàn)證過 程復(fù)雜度的提高,設(shè)計(jì)的驗(yàn)證是對(duì)SOC設(shè)計(jì)的又一新挑戰(zhàn).采用層次化驗(yàn)證方法,在不同的抽象層次建立模型和測(cè)試臺(tái)127-2)以減少驗(yàn)證時(shí)間.從IP的角度，驗(yàn)證可被分為IP驗(yàn)證、集成驗(yàn)證和系統(tǒng)驗(yàn)證.驗(yàn)證過程依賴于測(cè)試計(jì)劃模型的質(zhì)量、測(cè)試臺(tái)、可重用IP模塊的持久性和驗(yàn)證流程的合理性.所有主要IP模塊都必須進(jìn)行驗(yàn)證.軟件驗(yàn)證技術(shù)可減少驗(yàn)證過程的延長(zhǎng).在HDL級(jí)驗(yàn)證越多,最后驗(yàn)證:越簡(jiǎn)單.IP的重用包括測(cè)試的重用，IP集成者可根據(jù)IP開發(fā)者提供的測(cè)試臺(tái)進(jìn)行IP驗(yàn)證,也可根據(jù)已有的測(cè)試結(jié)果或抽象的模型進(jìn)行評(píng)估.集成驗(yàn)證主要處理IP模塊問通訊的驗(yàn)證.在寄存器傳輸級(jí)，有點(diǎn)點(diǎn)間處理和總線功能模式兩種驗(yàn)證方法.系統(tǒng)驗(yàn)證檢查整個(gè).芯片的實(shí)際應(yīng)用,它著雨于系統(tǒng)，而不足模塊的能力.由于系統(tǒng)測(cè)試的高度復(fù)雜性,測(cè)試典型情況比特殊悄況更更要.提高模塊的抽象層次，建立專用的硅快速原形使系統(tǒng)驗(yàn)證更為有效.中國(guó)煤化工6總結(jié).MHCNMHG設(shè)計(jì)的重用是解決設(shè)計(jì)能力和芯片集成能力時(shí)有效力么個(gè)義總組萬價(jià)了基于IP設(shè)計(jì)方法的研究現(xiàn)狀及存在的問題,從多方面探討了如何提高設(shè)計(jì)的叮重用性:建立統(tǒng)-的有效的基于P的設(shè)計(jì)方法,建立工業(yè)界廣泛采用的重用標(biāo)準(zhǔn),開發(fā)基于IP 的設(shè)計(jì)工具,建立統(tǒng)一的內(nèi)第6期韓奇等:基于 IP的設(shè)計(jì)方法141部設(shè)計(jì)環(huán)境,開發(fā)大量的高質(zhì)量的IP并建立便于存取的IP 庫(kù),提高設(shè)計(jì)抽象程度,研究基于P的系統(tǒng)設(shè)計(jì)方法.參考文獻(xiàn)1 Kicikcakar K. Analysis of emenging core based design lfecycle. In; Proceedings of the ICAD. San Jose, Calif,1998. 445 ~ 4492 Keating M, Bricaud P. Reuse mehodology manual for system- on a ehip designs. Dorecht: Kluwer Academic Publish.ers, 19983 Zachery G. (Commodity IP vs. architectuml IP. In: Syuposium on VISI Circuits Digest of Technical. Honolulu, HI,1998. 74~ 754 Haase J. Dexsign mehodology for P providers. In; Borrione D, Emst R, eds. Procedings of he Desipn, Autonationand Test in Furope Conference and Exhibition. Minich, Cemuary, 1999. 728 ~ 7325 Djafni B, Benakki J. 00VHDL: objeet orienled VHDL. In; Proceedings of the VIDL Intermationul Usens Forun FallCornference. Santa Clara, USA, 1997. 54- 596 Ashendcn PJ, Wilscy P A. Marin D E. SUAVE: exterdling VHDL to improve data modeling support. EE Desigmn &Ts of Compuers, Lox Alaunilors, 1998, 15(2): 34-447 Shindler P, Weidenbacher K, 7immemann Y. P repositry, a web based IP rouse ifnastucture. In: Poceedings ofthe EEE Custon Inegatul Circuits Conference. New York，1999. 415 ~4188 Filippi E, Licciandi L, MontanaroA, et al. The vitual chip set: a parametic IP library for systemn on a chip design.In: Pocoedings of the IEEE Custom Inegrated Ciruits Conference. New York, 1998. 97~ 1009 Peixolo H P, Jaomne M F, Royo A, et al. The design space layer: supporting early design spacc exloration for core-based design. In: Borrione D, Erst R, els. Proceedings of the Design, Automation and Test in Earope Confereaceand Exhibtion, Miruich, Gemany, 1999. 676 ~ 68310 ()lcoz s, (astelvi A. (Garcia M. lmproving VHDL sof-cores with sofware like reviews and audits procedures. InPreedings Intenatioral Verilog HDL Conference and VHDL. Intermational Isers Fonm. Santa Claru, USA. 1998. 143-146.11 Kahng A B, lach J. Mangionc Simth w H, et al. Watenwurking techniques for itellctual pmperty prolcction. In:Procedings of the 36thDAC. San Francisco, Calif, 1998. 776~ 78112 Bricud P J. IP reuse creatiou for systen- on-a-chip design. In; Pocedings of the IEEE custom integrated cireuitsconfereuce. New York, 1999. 395 ~ 40]3 Lavafno L. Sanjovanni- vncenell A.5ystcmn level design mdels and imlementation techniques. In: Preelins In-lemational Conference on Aplication of Concurency w System Design. Piseata way, NJ. 1998. 24-3214 AshendenP J. Wilsey P A. (orsiderauins on sytenrlevel behavioral and stnucturul modeling exrains 10 VHDL.In: Poeedings of the IEEE lnterutional Verilog HDI. conference. Sanla Clara, USA. 1998. 42- 50I5 Chosh A, kunkel J, Liao s. Handware symtbsis fromC/C+ +. In; Borione D. Ens! R, els. Desigm. Automnationand Test in Eumpe Conferenec and Exhibition. Minich,16 Hleischman」. Butherioler K. Kress R. Java driven中國(guó)煤化Ileded ytems. n:Perulings of the 37th DAC. San Francisco, Calif. 1999.THCNMHG17 ChouP. Onega R, Hines K, et al. IPCHIN0OK: An integatrd P based design franework for dsnibued embeldledsystemn. In; Proreelings of the 37h DAC. San Francisco. (alif, 99 44-49l8 Liao s, Tjang s, Cupla R. An eficient implementatiun of reactivity for modeling hardware in the scenic dxsign envi-東南大學(xué)學(xué)報(bào)(自然科學(xué)版).第30卷ronment. In; Proceedings of the 34uh DAC. San Fruncisco, Calif, 1997. 70~ 7519 Martin G. Design methodologies for system level IP. In: Borrione D, Emst R, eds. Proceedings Design, Automationand Test in Europe. Paris, 1998. 286 - 28920 Gopisetty R, Hsu K, Chakankar A. Metbodology for proces portable hard IP block creation using cell based aray ar.chitecture. In; Proeedings Eleventh Annual IEEE Intemational ASIC Conference. Rochester, 1998. 271 -27521 Wingard D, Kurosawa A. Integration architecture for system- on-a- chip design. In: Proceedings of the IEEE custom in.tegrated circuits conference . New York, 1998. 85 ~ 88 .22 Remaklus W. On chip bus structure for custon core logic designs. In: Proceedings of the Wesoon. Anaheim, 1998. 7~ 1423 Dalpaso M, Bogliolo A, Benini L. Specification and validation of disrmibuted IP based designs with JavaCAD. In:Poceedings of the Design, Automation and Test in Europe Conference and Exhibition. Minich, Gemanry, 1999. 684 ~68824 Agaese J, Laurent B. Virtual component application and customization. In: Proceedings of the Design, Autonationand Test in Eurupe Conference and Exhibition. Minich, Gemany, 1999.9 726 ~ 72725 Passerone R. Rowson J A. Autonatic synthesis of iterfacs between incompatible procols. In: Pocedines of the36h DAC. San Francisco, (alif, 1998. 8~ 1326 Smith J, Micheli G D. Automnated compsin of handware conponents. In: Pocedings of the 35th DAC. San Fran-isco, (Calif, 1998. 14~ 1927 Frank G A. Cray F C, Gopalakrisnan s, et al. Reuse of models and tsbenches at diferet levels of abtract. InPoedings of the 1EEE Intemational Venilog HDL conference. Santa Clara, 1998. 130~ I3728 ChauhanP, Clarke EM. Li Y, et al. Venifying IP-Core based sytem on-chip design. hn: Snidhar R, Buchner T,Krishnamurthy R K,ods. Poxding of the 12h.ASIC/SOC Conference. Pttsbugh, USA, 199.27-2929 lahiri K, Raghunathan A, Dey S. Fast performance analysis of hus- based systerm-o-chip conunication. In: Prorcedings of the CAD. Los Alamitos, Calif, 199.566~ 572IP-Based Design MethodologyHan QilLiang Yu Wei Tongli' Zheng Jiang?Jia Wei2(Mcelectnrics Crnter, Soubheat Univernity. Nanjing 210096)(Motunla Eletrrics LTD. Suzhou Braunch. Suthou 215011)Abstract:In order to improve reusablity of IP module, this paper will research IP-based designmehodology as viewed from reuse standards building, IP development strategy, IP repository building,system design methodology. I is essential to establish unitive efective IP-based design methodology andwidely adopted industry standards, to develop desigild unitive inner de-中國(guó)煤化工sign envionment, develop high quality IP and accesE designabstractlevelto research IP based system design methodology .TYHCNMHG.Key words: reusable; IP; design methodology